

ĐỀ CƯƠNG CHI TIẾT

TÊN ĐỀ TÀI TIẾNG VIỆT: PHÁT TRIỂN TRÌNH MÔ PHỎNG HỆ THỐNG TRÊN CHIP DỰA TRÊN KIẾN TRÚC TẬP LỆNH RISC-V RV32IMF VÀ GIAO THỨC TILELINK

TÊN ĐỀ TÀI TIẾNG ANH: DEVELOPING A SYSTEM-ON-CHIP SIMULATOR BASED ON RISC-V RV32IMF INSTRUCTION SET ARCHITECTURE AND TILELINK PROTOCOL

Cán bộ hướng dẫn:

1. ThS. Nguyễn Thành Nhân
2. KS. Trần Đại Dương

Thời gian thực hiện: Từ ngày 23/01/2026 đến ngày 05/06/2026

Sinh viên thực hiện:

1. Nguyễn Xuân Lộc – 22520793
2. Dương Hiền Gia Khang – 22520610

Tổng quan đề tài:

Đề tài tập trung phát triển một Trình mô phỏng Hệ thống trên Chip (SoC) hoàn chỉnh chạy trên nền tảng Web, dựa trên kiến trúc RISC-V. Hệ thống này tái hiện hoạt động của một vi điều khiển thực thụ với đầy đủ các thành phần kiến trúc: Bộ vi xử lý (hỗ trợ cả số nguyên và số thực), Bộ điều khiển truy cập bộ nhớ trực tiếp (DMA), Hệ thống Bus đa chủ (Multi-Master Bus) và các ngoại vi (I/O) tương tác thời gian thực.

Năm 2014, phần mềm MARS ra đời, sử dụng kiến trúc MIPS, viết bằng Java yêu cầu cài đặt môi trường JRE phức tạp và chỉ dừng lại ở mức mô phỏng tập lệnh (ISA) của vi xử lý đơn lẻ, thiếu các thành phần hệ thống như Bus và DMA [1].

Năm 2019, Đại học Cornell phát triển trang RISC-V Interpreter, đơn giản và dễ sử dụng [2]. Tuy nhiên chỉ hỗ trợ biên dịch và quan sát thanh ghi cơ bản, không hỗ trợ mô phỏng đường đi dữ liệu (Datapath) và mô phỏng các thiết bị ngoại vi.

Năm 2022, trang WebRISC – V được công bố, đã mô phỏng được đường dữ liệu đa chu kỳ nhưng chỉ tập trung mô phỏng nội bộ vi xử lý, chưa hỗ trợ mô phỏng kiến trúc SoC và thiếu sự tương tác với các thiết bị ngoại vi [3].

Phần mềm Ripes là công cụ mã nguồn mở nổi bật trong việc trực quan hóa Datapath và Pipeline, tuy nhiên lại tập trung quá sâu vào cấu trúc vi kiến trúc của CPU mà hạn chế khả năng tùy biến hệ thống Bus và tích hợp các bộ điều khiển DMA cho mục đích mô phỏng SoC [4].

Công cụ Spike là trình mô phỏng tham chiếu chuẩn của RISC-V International [5]. Mặc dù độ

chính xác cao nhưng Spike hoạt động dựa trên giao diện dòng lệnh (CLI), thiếu tính trực quan đồ họa, gây khó khăn cho người dùng trong việc hình dung trạng thái hệ thống.

Đề tài lựa chọn hướng đến việc khắc phục các nhược điểm về cài đặt (chuyển sang Web-based) và mở rộng phạm vi mô phỏng từ mức Lõi (Core) lên mức Hệ thống (SoC), cung cấp một công cụ trực quan phục vụ cho việc giảng dạy và học.

Tài liệu tham khảo:

- [1] “MARS MIPS Assembler and Runtime Simulator - Computer Science Department - Missouri State.” Accessed: Jan. 19, 2026. [Online]. Available: <https://ComputerScience.MissouriState.edu/mars-mips-simulator.htm>
- [2] “RISC-V Interpreter.” Accessed: Jan. 19, 2026. [Online]. Available: <https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/>
- [3] “WebRISC-V - RISC-V PIPELINED DATAPATH SIMULATION ONLINE.” Accessed: Jan. 19, 2026. [Online]. Available: <https://webriscv.altervista.org/>
- [4] M. B. Petersen, *mortbopet/Ripes*. Accessed: Jan. 19, 2026. [Online]. Available: <https://github.com/mortbopet/Ripes>
- [5] *riscv-software-src/riscv-isa-sim*. C. RISC-V Software. Accessed: Jan. 19, 2026. [Online]. Available: <https://github.com/riscv-software-src/riscv-isa-sim>

Mục tiêu của đề tài:

Mục tiêu tổng quát của đề tài là xây dựng một bộ công cụ mô phỏng có chức năng mô tả hành vi của một SoC điển hình với các thành phần cơ bản và triển khai dịch vụ quản lý bộ nhớ, tạo nên bộ công cụ hỗ trợ mục tiêu giáo dục. Từ các mục tiêu mục tiêu tổng quát trên, đề tài sẽ chú trọng đạt được các mục tiêu kỹ thuật sau:

1. Về khả năng xử lý trung tâm: Thiết kế có thể mô phỏng chính xác hành vi của lõi vi xử lý RISC-V 32bit (hỗ trợ đầy đủ tập lệnh RV32IMF).
2. Về kiến trúc giao tiếp: Tái hiện cơ chế hoạt động của hệ thống Bus đa chủ (Multi-Master), minh họa quá trình quản lý quyền truy cập tài nguyên giữa CPU và các thành phần khác.
3. Về hiệu năng hệ thống: Chứng minh khả năng tối ưu hóa luồng dữ liệu thông qua cơ chế truy cập bộ nhớ trực tiếp (DMA), cho phép vận chuyển khối dữ liệu lớn độc lập nhằm giảm tải cho bộ xử lý trung tâm.
4. Về khả năng tương tác và kiểm thử: Tích hợp sẵn trình biên dịch (Assembler) và hệ thống ngoại vi mô phỏng đa dạng (Màn hình, Bàn phím, UART, CAN), cho phép người dùng nạp mã nguồn và kiểm chứng kết quả điều khiển phần cứng theo thời gian thực.

Dựa trên các mục tiêu chi tiết, sản phẩm mong đợi của đề tài sẽ kế thừa các ưu điểm của các công trình nghiên cứu trước. Bộ công cụ cung cấp các chức năng cho phép người dùng biên dịch mã nguồn, giả lập thành phần bộ xử lý, cho phép người dùng quan sát trạng thái hoạt động của các thành phần được mô phỏng.

Phương pháp thực hiện:

1. Phương pháp nghiên cứu tài liệu: Nghiên cứu và tìm hiểu về vi xử lý với kiến trúc tập lệnh RISC-V RV32IMF. Nghiên cứu và tìm hiểu cấu trúc của SoC. Nghiên cứu và tìm hiểu phương pháp quản lý bộ nhớ. Nghiên cứu và tìm hiểu giao thức TileLink (TL-UL và TL-UH). Tìm hiểu cách thức triển khai của các công cụ mô phỏng đã được ra mắt.
2. Phương pháp phát triển: tiến hành triển khai bộ mô phỏng SoC trên nền Web.
3. Phương pháp kiểm thử: Đối chiếu kết quả thực thi (Trạng thái thanh ghi, Bộ nhớ) với các Simulator chuẩn công nghiệp (như Ripes, Spike) thông qua các bộ chương trình kiểm thử (Test Suites). Đồng thời triển khai trang công cụ công khai, cho phép người dùng có thể truy cập thông qua đường dẫn.

Các nội dung chính và giới hạn của đề tài:

- Nội dung thực hiện:
 1. Phát triển kiến trúc lõi vi xử lý 32-bit dựa trên tập lệnh chuẩn RISC-V RV32IMF.
 2. Thiết kế hệ thống Bus Interconnect và xây dựng cơ chế phân xử (Bus Arbitration) hỗ trợ kiến trúc đa chủ (Multi-Master) để điều phối quyền truy cập giữa CPU và DMA.
 3. Thiết kế bộ điều khiển truy cập bộ nhớ trực tiếp (DMA Controller) hỗ trợ chuyển đổi dữ liệu tốc độ cao và các chế độ vận hành theo khối hoặc địa chỉ tăng dần.
 4. Xây dựng hệ thống các bộ điều khiển ngoại vi (I/O Controllers) và phát triển bộ công cụ phần mềm tích hợp (Toolchain) bao gồm trình biên dịch và giao diện trực quan hóa hệ thống.
- Giới hạn của đề tài:
 1. Hệ thống mô phỏng ở mức hành vi chức năng (behavioral/functional), không mô phỏng các đặc tính vật lý (timing delay, power consumption).
 2. Tốc độ mô phỏng: JavaScript chạy trên trình duyệt là đơn luồng (Single-threaded). Không thể mô phỏng đúng tốc độ 50MHz hay 100MHz của chip thật. Tốc độ mô phỏng phụ thuộc vào máy tính của người dùng (Host machine).
- Phương pháp đánh giá và minh họa hệ thống:
 1. Đánh giá tính đúng đắn và hiệu năng: Hệ thống được kiểm định thông qua việc so khớp kết quả với các công cụ tham chiếu chuẩn (như Spike, Ripes).
 2. Minh họa và giao diện tương tác: Trình mô phỏng hoạt động trên nền tảng Web với giao diện được chia làm 2 phần chính: phần điều khiển và phần hiển thị chức năng. Trực quan hóa tương tác thời gian thực của các ngoại vi.

Kế hoạch thực hiện:

Thời gian	Công việc	Người thực hiện
Tháng 1	Nghiên cứu lý thuyết	Lộc, Khang
Tháng 2	Hiện thực CPU	Lộc
	Hiện thực hệ thống Bus Interconnect	Khang
Tháng 3	Tích hợp bộ xử lý số thực (FPU)	Lộc
	Tích hợp bộ điều khiển DMA	Khang
Tháng 4	Xây dựng trình biên dịch (Assembler)	Lộc
	Xây dựng ngoại vi (I/O) và giao diện (UI)	Khang
Tháng 5	Tích hợp hệ thống SoC. Chạy demo kiểm thử, viết báo cáo và slide.	Lộc, Khang

Xác nhận của CBHD

(Ký tên và ghi rõ họ tên)

Nguyễn Thành Nhân

Trần Đại Dương

TP. HCM, ngày 09 tháng 02 năm 2026

Sinh viên

(Ký tên và ghi rõ họ tên)

Nguyễn Xuân Lộc

Dương Hiển Gia Khang